14nm ötesinde cips yapımı

Bu haftaki Uluslararası Katı Haller Devreleri Konferansı'ndaki (ISSCC) en önemli şeylerden biri, endüstrinin 10nm ve altında nasıl işlemci üreteceği ve bunun maliyet etkin olup olmayacağının tartışılmasıydı.

Intel Kıdemli Üyesi Mark Bohr, Intel'in, sonraki nesillerde yonga yoğunluğunun iki katına çıkabileceği kavramı - devam edebileceği konsepti - olduğuna dair inancını yinelediği bir panelde oldukça kapsamlı bir konuşma yaptı. Intel daha önce de söylediği gibi, Bohr 10nm ve hatta 7nm'de cips üretebileceğini, mevcut litografi araçlarını kullanarak kesinlikle üretebileceğine inandığını söyledi.

En büyük nokta, sürekli ölçeklendirmenin her zaman süreçlerde ve tasarımda (bakır bağlantıların tanıtılması, gerilmiş silikon, yüksek K / metal geçit ve FinFET teknolojisi gibi) yeni yenilikler gerektirdiği ve devam etmek için daha fazla yeniliğin gerekli olacağıydı. 10 ve 7nm ve altına ölçeklendirme. Ancak, Intel’in yeni düğümlerde hangi süreç, malzeme veya yapılarda kullanacağına dair herhangi bir değişiklik yapmadı.

Yayınlanan bazı raporların aksine, Bohr, Intel’in 2016’da 10 milyon parça göndereceğini onaylamamıştı. (Intel’in ilk 14nm yongasını 2014’ün sonunda gönderdiği göz önüne alındığında, gelecek yıl 10nm’lik nakliye, işlemin tipik iki yıllık temyizi ile eşleşecek. iki yıl süren kadansın devam edip etmeyeceğini Intel CEO'su Brian Krzanich'e sorduğumda, Intel’in yapabileceğine inandığını söyledi.) Intel'in 14nm süreci beklenenden daha yavaşladı ve Bohr 10nm pilot hattında% 50 iyileşme gösterdiğini söyledi Verimlilik, 14nm'nin ilerlemesinde aynı noktada olduğu yere kıyasla, firma kesin bir taahhütte bulunmak istemiyor.

Bohr, sadece talaş ölçeklemenin devam etmesini beklemeyeceğini, her gofretin yapım maliyetinin artmaya devam edeceğini, ancak transistörlerin artan yoğunluğunun yeterli olacağını, böylece Intel'in transistör başına üretim maliyetinin düşmesine devam edeceğini açıkladı. ölçeklendirmeye devam etmek için faydalıdır. Bunu daha önce de söylemişti, ancak daha şüpheci olan bazı diğer şirketlerle tezat oluşturuyor.

Chip tasarım tarihinin gittikçe daha fazla entegrasyon içerdiğine dikkat çekti, şimdi çip üzerindeki modern sistem (SoC) tasarımları ile artık farklı güç seviyeleri, analog bileşenler ve yüksek voltajlı giriş-çıkış sistemleri gibi şeyleri birleştiriyor. Gelecek kendisini 2.5D yongalarına (ayrı kalıpların paketteki dahili bir veri yolu üzerinden bağlandığı) ya da 3D yongalarına (silikon geçişleri veya TSV'lerin çoklu yonga kalıplarını bağladığı yerlerde) ödünç verebilir.) Bu tür sistemlerin sistem için iyi olacağını söyledi entegrasyon, ancak düşük maliyet için kötü.

Bohr, TSV'li 3D yongaların gerçekten yüksek performanslı CPU'lar için işe yaramadığını, çünkü yeterli TSV yoğunluğunu alamıyorsunuz veya termal sorunlarla başa çıkamıyorsunuz ve bunun teknik olarak daha uygulanabilir olduğu mobil SoC'lerde bile olmadığını söyledi. Gerçekten kullanılmış çünkü çok fazla maliyet katıyor.

Diğer satıcıların beklediğiniz gibi farklı bakış açıları vardı.

Samsung Electronics'in başkanı Kinam Kim yoğunluğun - çip alanı başına transistörlerin sayısının - artmaya devam ettiğini belirtti.

Ancak, 1.5nm'de teorik bir sınıra yaklaştığımızı ve EUV'nin dörtlü desen baskısıyla birleştiğinden, teorik olarak 3.25nm'ye ulaşmanın mümkün olduğunu belirtti. Ancak oraya ulaşmak için endüstrinin yeni araçlara, yapılara ve malzemelere ihtiyaç duyacağını umuyordu.

Örneğin, Samsung'un mantıksal üretimini FinFET'lerden (birkaç yıl önce Intel'i üretmeye başladığı ve Samsung'un yeni göndermeye başladığı) her yönden kapıya geçecek ve 7nm civarında Nanowire bağlantılarına ve ardından FET tüneline taşımasını önerdi. Bu noktada, şirket de yeni malzemeler düşünüyor. DRAM ve NAND teknolojisinin hali hazırda 3D üretimi de dahil olmak üzere birçok yeni özellik içerdiğini belirtti.

Önde gelen dökümhane TSMC belirli bir teknoloji sunumu sunmazken, bu yıl 16nm üretiminin ve gelecek düğümlerin geliştirilmesine hazır olduğu için yeni malzemeler ve yapılar üzerinde çalışıyor.

Özellikle, Marvell Teknoloji Grubu CEO'su Sehat Sutardja tarafından sektörün nereye gittiğinin farklı bir bakış açısıyla özellikle ilgilenmiştim.

Bir “maske” yaratma maliyetinin (bir çip yaratma şablonu) her neslin iki katından fazla olduğundan ve mevcut oranlarda 2018 yılına kadar 10 milyon dolara ulaşabileceğinden şikayetçi. Bu maske maliyetleri ve Ar-Ge, mevcut FinFET teknolojisinde bir SoC yapmanın sadece çipin toplam kullanım ömrü çok büyükse mantıklı olduğunu söyledi - 25 milyon birim veya daha fazla. Ancak, pazar o kadar parçalı ki çoğu şirket için yeterince büyük bir hacme sahip olmak zor.

Sutardja, mevcut mobil SoC'lerin bir mobil çipte (G / Ç bağlantıları için Southbridge, Wi-Fi ve Bluetooth için bağlantı seçenekleri gibi) özelliklerinin ne kadarının bulunduğunu belirterek "kendi iyiliğimiz için çok fazla entegrasyon" olduğunu söyledi. ve modem) hala masaüstü ve dizüstü işlemcilere entegre edilmemiştir.

Bunun yerine, endüstrinin MoChi (Modüler Çip için) adını verdiği harekete geçmesini önerdi; bu, Lego benzeri bileşenleri tek tek bileşenleri bir "sanal SoC" içine sokma kavramını içerecek. Bu, en gelişmiş düğümlerde üretilen CPU ve GPU işlevleriyle ve farklı, daha az pahalı olmayan düğümlerdeki diğer işlevlerle hesaplama ve işlem dışı işlevlerinin ayrılmasına izin vereceğini söyledi. Bu bileşenler, AXI veriyolunun bir uzantısı olacak bir ara bağlantı üzerinden bağlanacaktır. Özellikle küçük şirketler için ilginç bir fikir olsa da, birçok şirketin muhtemelen uygulanabilir bir standart haline gelmesi için gemiye binmesi gerekecek.

Yeni ve daha iyi cipslere ulaşmak hiç bu kadar kolay olmamıştı, ancak şimdi olduğundan daha zor ve kesinlikle daha pahalı görünüyor. Sonuç daha az rakip olabilir ve düğümler arasında daha uzun süre olabilir, ancak yine de talaş ölçeklendirmenin devam edeceği görülüyor.